SK 海力士研究员 Seo Jae-Wook 在会议上提出，由于 1c DRAM 开始 EUV 光刻成本激增，考虑转向 4F2 或 3D 结构的 DRAM 以降低成本。4F2 DRAM（VG DRAM）可减少约 30% 芯片面积，并能在 0a nm 节点后量产。同时，从 1d nm 节点开始，先进内存将使用 EUV 多重曝光，大幅提高成本。转向 VG 或 3D DRAM 结构能将 EUV 光刻成本降至传统 6F2 DRAM 的一半以下，但 VG DRAM 的 EUV 成本会在 1~2 代工艺后急剧上升，而 3D DRAM 则需大规模投资于沉积与蚀刻设备。